256-Bit-Computing - 256-bit computing

In der  Computerarchitektur sind 256-Bit- Ganzzahlen , Speicheradressen oder andere Dateneinheiten diejenigen, die 256 Bit (32 Oktette ) breit sind. Außerdem basieren 256-Bit- CPU- und ALU- Architekturen auf Registern , Adressbussen oder Datenbussen dieser Größe.

Es liegt noch kein Mainstream - Allzweck- Prozessoren gebaut auf 256-Bit - Integer oder Adressen zu arbeiten, obwohl eine Reihe von Prozessoren auf 256-Bit - Daten operieren.

Darstellung

Ein 256-Bit-Register kann 2 256 verschiedene Werte speichern . Der Bereich der Integer- Werte, der in 256 Bit gespeichert werden kann, hängt von der verwendeten Integer-Darstellung ab .

Der Höchstwert einer vorzeichenlosen 256-Bit-Ganzzahl ist 2 256 − 1, dezimal geschrieben als 115.792.089.237.316.195.423.570.985.008.687.907.853.269.984.665.640.564.039.457.584.007.913.129.639.935 oder ungefähr als 1.1579 x 10 77 .

256-Bit-Prozessoren könnten verwendet werden, um bis zu 2 256 Bytes direkt zu adressieren . Bereits 2 128 ( 128 Bit ) würden die Gesamtdatenmenge, die ab 2010 auf der Erde gespeichert wurde, die auf etwa 1,2 Zettabyte (über 2 70 Bytes) geschätzt wird, weit übersteigen .

Hardware

Laptop-Computer mit einem Efficeon- Prozessor

CPUs Merkmal SIMD - Befehlssätze ( Advanced Vector Extensions und der FMA - Befehlssatz etc.) in dem 256-Bit - Vektorregister verwendet werden mehrere kleineren Zahlen zu speichern, wie beispielsweise acht 32-Bit - Floating-Point - Zahlen, und eine einzige Anweisung kann auf alle bedienen diese Werte parallel. Diese Prozessoren arbeiten jedoch nicht mit einzelnen Zahlen mit einer Länge von 256 Binärziffern, sondern nur ihre Register haben eine Größe von 256 Bit. Binärziffern werden zusammen in 128-Bit- Sammlungen gefunden.

Moderne GPU- Chips bewegen Daten über einen 256-Bit-Speicherbus (oder möglicherweise einen 512-Bit- Bus mit HBM3 ).

Der Efficeon- Prozessor war Transmetas 256-Bit- VLIW- Design der zweiten Generation, das eine Software-Engine verwendet, um Code, der für x86- Prozessoren geschrieben wurde, in den nativen Befehlssatz des Chips zu konvertieren .

Das von der DARPA finanzierte Data-Intensive Architecture (DIVA)-System enthielt einen Prozessor-in-Memory (PIM) 5-stufigen Pipeline- 256-Bit-Datenpfad, komplett mit Registerdatei und ALU-Blöcken in einem "WideWord" -Prozessor im Jahr 2002.

Software

Siehe auch

Verweise