Semulation - Semulation
Semulation ist ein Informatik- bezogenes Portmanteau für Simulation und Emulation , das den Prozess der Steuerung einer Emulation durch einen Simulator bezeichnet.
Semulation in der Informatik
Digitale Hardware wird mit Hardwarebeschreibungssprachen (HDL) wie VHDL , Verilog oder System Verilog beschrieben . Diese Beschreibungen werden zusammen mit einer problemspezifischen Testbench simuliert . Die anfängliche Funktionsüberprüfung der meisten IP- Designs erfolgt über eine Simulation auf Registerübertragungsebene (RTL) oder Gate-Ebene. Bei einer ereignisgesteuerten Simulationsmethode muss der Code von einer CPU sequentiell verarbeitet werden , da ein normaler Computer die implementierte Hardware nicht parallel verarbeiten kann. Dieser sequentielle Ansatz führt zu langen Simulationszeiten, insbesondere bei komplexen System-on-Chip- Designs (SoC) .
Nach der Simulation muss die RTL-Beschreibung so synthetisiert werden, dass sie in die endgültige Hardware (z. B. FPGA , ASIC ) passt . Dieser Schritt bringt viele Unsicherheiten mit sich, da die reale Hardware normalerweise nicht so ideal ist wie das Simulationsmodell. Die Unterschiede zwischen realer Welt und Simulation sind ein Hauptgrund, warum Emulation im Hardware-Design verwendet wird.
Im Allgemeinen sind die Simulations- und Emulationsumgebung zwei unabhängige Systeme. Die Semulation ist eine Symbiose beider Methoden. Bei der Semulation wird ein Teil eines Hardware-Designs in der Software (z. B. der Testbench) sequentiell verarbeitet, während der andere Teil emuliert wird.
Ein Beispiel für einen Entwurfsablauf für die Semulation ist im folgenden Blockdiagramm dargestellt:
Die Datenbank enthält die Design- und Testbench-Dateien sowie die Informationen zum Block, ob dieser simuliert oder emuliert wird. Der linke Teil zeigt den normalen Simulationspfad, in dem die Entwurfsdateien für einen HDL-Simulator kompiliert werden müssen. Der rechte Teil des Statusdiagramms behandelt den Ablauf für das Emulationssystem. Designdateien für das FPGA müssen mit der entsprechenden Zieltechnologie synthetisiert werden. Ein wichtiger Punkt bei der Semulation ist die Verbindung zwischen dem Emulationssystem und dem HDL-Simulator. Die Schnittstelle ist erforderlich, damit der Simulator die angeschlossene Hardware handhaben kann.
Vorteile der Semulation
- Simulationsbeschleunigung: Das Simulieren großer Designs mit einem HDL-Simulator ist eine mühsame Aufgabe. Wenn der Designer Teile des Entwurfs auf ein Emulationssystem überträgt und sie zusammen mit der HDL-Simulation simuliert, können die Simulationslaufzeiten verringert werden.
- Verwenden Sie echte Hardware zu Beginn des Entwurfsablaufs.
Verweise
- D. Scheurer und S. Reichör, SEmulation: Turboladung des FPGA-Entwicklungsprozesses . Weißbuch, Altera Corporation