Zen (Mikroarchitektur) - Zen (microarchitecture)
Zen ist der Codename für eine Familie von Computerprozessor- Mikroarchitekturen von AMD , die erstmals im Februar 2017 mit der ersten Generation seiner Ryzen- CPUs auf den Markt kam .
Vergleich
Mikroarchitektur | Zen | Zen 2 | Zen 3 | ||||
---|---|---|---|---|---|---|---|
Mikroarchitekturvarianten | Zen | Zen+ | |||||
Herstellungsprozess (nm) | 14nm | 12nm | 7nm | ||||
Zwischenspeicher | µop | 2K | 4K | ||||
L1 | Daten | Größe | 32 KiB | ||||
Wege | 4 | 8 | |||||
Latenz | 4-8 | ||||||
Anweisung | Größe | 64 KiB | 32 KiB | ||||
Wege | 8 | ||||||
Latenz | ? | 4-8 | |||||
TLB | 512-Eintrag | 1024-Eintrag | |||||
L2 | Größe | 512 KiB/Kern | |||||
Wege | 8 | ||||||
Latenz | 17 | 12 | |||||
TLB | 1536-Eintrag | 2048-Eintrag | |||||
L3 | Größe | 2048 KiB/Kern | 4096 KiB/Kern | 4096 KiB/Kern | |||
Wege | 16 | ||||||
Latenz | 35 | 40 | 46 | ||||
Hyper-Threading | Jawohl | ||||||
OoO-Fenster (ROB) | 192 | 224 | 256 | ||||
Pipeline | Bühne | 19 | |||||
Decodieren (Wege) | 4 | ||||||
Planer | Einträge | ? | |||||
Versenden | 6 | ||||||
Datei registrieren | Ganze Zahl | 84 | 92 | 96 | |||
Gleitkomma | 96 | ||||||
Warteschlange | Anweisung | 72 | |||||
Zuweisung | 44 | ||||||
AGUs | 2 | 3 | |||||
Anweisungen | SSE2 | Jawohl | |||||
SSE3 | |||||||
SSE4 | |||||||
AVX | |||||||
AVX2 | |||||||
FMA | |||||||
AVX512 | Nein | ||||||
Mikroarchitektur | Zen | Zen+ | Zen 2 | Zen 3 | |||
Mikroarchitekturvarianten | Zen |
Geschichte
Erste Generation
Die erste Zen-Generation wurde im Februar 2017 mit der Ryzen 1000-CPU-Serie (Codename Summit Ridge) auf den Markt gebracht. Das erste Zen-basierte Vorschausystem wurde auf der E3 2016 demonstriert und erstmals ausführlich auf einer Veranstaltung in einem Block entfernt von den Intel-Entwicklern vorgestellt Forum 2016. Die ersten Zen-basierten CPUs kamen Anfang März 2017 auf den Markt, und von Zen abgeleitete Epyc- Serverprozessoren (Codename "Naples") kamen im Juni 2017 und Zen-basierte APUs (Codename "Raven Ridge") im November 2017 auf den Markt. Diese erste Iteration von Zen nutzte den 14-nm-Fertigungsprozess von Global Foundries.
Zweite Generation
Zen+ wurde erstmals im April 2018 veröffentlicht und treibt die zweite Generation von Ryzen-Prozessoren an, bekannt als Ryzen 2000 (Codename „Pinnacle Ridge“) für Mainstream-Desktop-Systeme und Threadripper 2000 (Codename „Colfax“) für High-End-Desktop-Setups. Diese Generation verwendet den 12-nm-Prozess von Global Foundries, eine verbesserte Version ihres 14-nm-Knotens.
Dritte Generation
Die CPUs der Ryzen 3000-Serie wurden am 7. Juli 2019 veröffentlicht, während die Zen 2-basierten Epyc- Server-CPUs (Codename "Rome") am 7. August 2019 veröffentlicht wurden. Zen 2 trieb auch eine Reihe von Desktop-APUs an, die als Ryzen 4000 vermarktet wurden. Dies waren die ersten Consumer-CPUs, die den 7-nm-Prozessknoten von TSMC verwendeten. Zen 2 führte die Chiplet-basierte Architektur ein, bei der alle Desktop-, Workstation- und Server-CPUs dieselben Core-Chiplets verwenden. Die IO für diese Prozessoren wurde von einem IO-Chip getrennt von den Prozessorkernen übernommen. Der von Matisse-Prozessoren verwendete IO-Die war ein kleiner Chip auf GF 12nm, während der für Threadripper und Epyc verwendete IO-Die viel größer war und mehr IO verarbeiten konnte. Diese Chiplets wurden durch AMDs eigene Infinity Fabric der zweiten Generation verbunden, was eine Verbindung mit geringer Latenz zwischen den Kernen und deren E/A ermöglicht. Matisse war auf zwei 8-Kern-Chiplets und Threadripper/Epyc auf acht 8-Kern-Chiplets beschränkt. Die Verarbeitungskerne in den Chiplets waren in CCXs (Core Complexes) von vier Kernen organisiert, die miteinander verbunden waren, um einen einzelnen CCD mit acht Kernen (Core Chiplet Die) zu bilden.
Vierte Generation
Zen 3 wurde am 5. November 2020 mit einem ausgereifteren 7-nm-Fertigungsprozess veröffentlicht, der CPUs und APUs der Ryzen 5000-Serie (Codename "Vermeer" (CPU) und "Cézanne" (APU)) und Epyc-Prozessoren (Codename "Mailand") antreibt. . Der Hauptleistungsgewinn von Zen 3 gegenüber Zen 2 ist die Einführung eines einheitlichen CCX, was bedeutet, dass jedes Kern-Chiplet jetzt aus acht Kernen mit Zugriff auf 32 MB Cache besteht, anstatt aus zwei Sätzen von vier Kernen mit Zugriff auf jeweils 16 MB Cache.