NEC V60 - NEC V60

NEC V60 / V70 / V80 / AFPP
NEC V60 sterben.jpg
Die Aufnahme des NEC V60 Mikroprozessors
Name "V60 D70616" in der unteren Mitte
Allgemeine Information
Gestartet V60: 1986
V70: 1987
V80: 1989
AFPP: 1989
Gängige Hersteller
Performance
max. CPU- Taktrate V60: 16 MHz
V70: 20/25 MHz
V80: 25/33 MHz
AFPP: 20 MHz
Datenbreite V60: 16 (int. 32)
V70: 32
V80: 32
Adressbreite V60: 24 (int. 32)
V70: 32
V80: 32
Breite der virtuellen Adresse 32 Linear
Zwischenspeicher
L1- Cache V80: 1K/1K
Architektur und Klassifizierung
Anwendung Eingebettet ,
Minicomputer ,
Spielhalle Game
Mindest. Feature-Größe V60: 1,5/1,2 µm
V70: 1,5/1,2 µm
V80: 0,8 µm
AFPP: 1,2 µm
Mikroarchitektur "V60/V70", "V80"
Befehlssatz NEC V60-V80
Anleitung V60/V70: 119
V80: 123
Erweiterungen
Physikalische Spezifikationen
Transistoren
Co-Prozessor AFPP (μPD72691)
Pakete)
Produkte, Modelle, Varianten
Produktcodename(n)
Geschichte
Vorgänger V20-V50
Nachfolger V800-Serie

Der NEC V60 ist ein CISC- Mikroprozessor , der ab 1986 von NEC hergestellt wird . Mehrere verbesserte Versionen wurden mit derselben Befehlssatzarchitektur (ISA) eingeführt, der V70 im Jahr 1987 und der V80 und AFPP im Jahr 1989. Sie wurden von den V800- Produktfamilien abgelöst , die derzeit von Renesas produziert wird .

Die V60-Familie umfasst eine Gleitkommaeinheit (FPU) und eine Speicherverwaltungseinheit (MMU) und Unterstützung für Echtzeitbetriebssysteme (RTOS) sowohl für Unix- basierte benutzeranwendungsorientierte Systeme als auch für I-TRON- basierte Hardwaresteuerung- orientierte eingebettete Systeme . Sie können in einem fehlertoleranten Multi-CPU- Lockstep -Mechanismus namens FRM verwendet werden. Zu den Entwicklungswerkzeugen gehörten das Ada- zertifizierte System MV-4000 und ein In-Circuit-Emulator (ICE).

Die Anwendungen des V60/V70/V80 deckten einen weiten Bereich ab, darunter leitungsvermittelte Telefonzentralen , Minicomputer , Leitsysteme für die Luft- und Raumfahrt , Textverarbeitungssysteme , Industriecomputer und verschiedene Spielhallen .

Einführung

NEC V60 ist ein CISC- Prozessor, der ab 1986 von NEC hergestellt wurde. Es war der erste 32-Bit -Universal-Mikroprozessor , der in Japan kommerziell erhältlich war.

Basierend auf einem relativ traditionellen Design für die damalige Zeit, war der V60 eine radikale Abkehr von NECs früheren 16-Bit-Prozessoren der V-Serie, dem V20-V50 , der auf dem Intel 8086- Modell basierte , obwohl der V60 die Fähigkeit hatte, zu emulieren die V20/V30.

Laut der Dokumentation von NEC war diese Änderung der Computerarchitektur auf die steigenden Anforderungen und die Vielfalt von höheren Programmiersprachen zurückzuführen . Solche Trends erforderten einen Prozessor mit sowohl verbesserter Leistung, die durch Verdoppelung der Busbreite auf 32 Bit erreicht wird, als auch mit größerer Flexibilität, die durch eine große Anzahl von Universalregistern erleichtert wird. Dies waren gemeinsame Merkmale von RISC- Chips. Damals schien ein Übergang von CISC zu RISC viele Vorteile für die Schwellenländer zu bringen.

Heute sind RISC-Chips weit verbreitet, und CISC-Designs – wie Intels x86 und der 80486 – die seit mehreren Jahrzehnten Mainstream sind, übernehmen intern RISC-Funktionen in ihre Mikroarchitekturen . Laut Pat Gelsinger ist die binäre Abwärtskompatibilität für Legacy-Software wichtiger als die Änderung der ISA.

Überblick

Befehlssatz

Der V60 (auch bekannt als μPD70616) behielt eine CISC- Architektur bei. In seinem Handbuch wird ihre Architektur als "Merkmale von High-End- Mainframe- und Supercomputern " beschrieben, mit einem vollständig orthogonalen Befehlssatz , der Befehle ungleichförmiger Länge, Speicher-zu-Speicher-Operationen einschließlich String-Manipulation und komplexe Operandenadressierungsschemata enthält .

Familie

Der V60 arbeitet intern als 32-Bit-Prozessor, während er extern 16-Bit-Daten- und 24-Bit-Adressbusse bereitstellt. Darüber hinaus verfügt der V60 über 32 32-Bit-Universalregister. Seine grundlegende Architektur wird in mehreren Varianten. Der 1987 veröffentlichte V70 (μPD70632) bietet externe 32-Bit-Busse. Der 1989 eingeführte V80 (μPD70832) ist der Höhepunkt der Serie: mit On-Chip-Caches, einem Verzweigungsprädiktor und weniger Abhängigkeit von Mikrocode für komplexe Operationen.

Software

Die für die V60-V80-Serie entwickelten Betriebssysteme sind generell auf Echtzeitbetrieb ausgerichtet . Mehrere Betriebssysteme wurden auf die Serie portiert, darunter Echtzeitversionen von Unix und I‑TRON.

Da der V60/V70 in verschiedenen japanischen Arcade-Spielen verwendet wurde , wird ihre Befehlssatzarchitektur im MAME- CPU-Simulator emuliert . Der neueste Open-Source- Code ist im GitHub- Repository verfügbar .

FRM

Alle drei Prozessoren verfügen über den FRM (Functional Redundancy Monitoring) synchronen multiplen modularen Lockstep- Mechanismus, der fehlertolerante Computersysteme ermöglicht . Es erfordert mehrere Geräte des gleichen Modells, von denen eines dann im "Master-Modus" arbeitet, während die anderen Geräte im "Checker-Modus" auf das Master-Gerät hören. Wenn zwei oder mehr Geräte gleichzeitig unterschiedliche Ergebnisse über ihre "Fehlerausgangs"-Pins ausgeben, kann eine Mehrheitsentscheidung durch externe Schaltungen getroffen werden. Außerdem kann über einen externen Pin eine Wiederherstellungsmethode für die nicht übereinstimmende Anweisung ausgewählt werden – entweder „Rollback by Retry“ oder „Roll-Forward by Exception“.

Pin-Name E/A Funktion
BMODE (FRM) Eingang Wählen Sie den normalen Busmodus (Master) oder den FRM-Betriebsmodus (Checker)
BLOCKIEREN ( MSMAT ) Ausgabe Master-Ausgang fordert Bussperre an, dh Busbetrieb einfrieren
Checker-Ausgang, der anzeigt, dass eine Fehlanpassung erkannt wurde
BFREZ Eingang Behauptung zum Einfrieren des Busbetriebs
RT/ EP Eingang Eingabe für "Rollback durch Wiederholung" oder "Roll-Forward durch Ausnahme" auswählen

V60

Die Arbeit am V60-Prozessor begann 1982 mit etwa 250 Ingenieuren unter der Leitung von Yoichi Yano, und der Prozessor debütierte im Februar 1986. Er hatte eine sechsstufige Pipeline, eine integrierte Speicherverwaltungseinheit und Gleitkommaarithmetik. Es wurde unter Verwendung einer zweischichtigen Aluminium-Metall-CMOS-Prozesstechnologie unter einer 1,5-  μm- Designregel hergestellt , um 375.000 Transistoren auf einem 13,9 × 13,8 mm 2 Chip zu implementieren . Es arbeitet mit 5 V und war ursprünglich in einem 68-Pin- PGA verpackt . Die erste Version lief mit 16 MHz und erreichte 3,5 MIPS . Der Beispielpreis bei der Markteinführung wurde auf 100.000 Yen (588,23 USD) festgelegt. Es ging im August 1986 in Serienproduktion.

Sega Virtua Racing basierend auf Sega Model 1
( Externer Link )

Sega setzte diesen Prozessor in den 1990er Jahren für die meisten seiner Arcade-Spielsets ein; Sowohl die Sega System 32- als auch die Sega-Modell-1- Architekturen verwendeten V60 als ihre Haupt-CPU. (Letztere verwendete die kostengünstigere μPD70615-Variante, die keine V20/V30-Emulation und FRM implementiert.) Die V60 wurde auch als Haupt-CPU in der SSV-Arcade-Architektur verwendet – so genannt, weil sie gemeinsam von Seta , Sammy . entwickelt wurde und Visco . Sega erwog ursprünglich, einen 16 MHz V60 als Basis für seine Sega Saturn- Konsole zu verwenden; Nachdem jedoch die Nachricht bekannt wurde, dass die PlayStation einen 33,8-MHz- MIPS- R3000A- Prozessor verwendet, entschied man sich stattdessen für das Dual- SH-2- Design für das Serienmodell.

1988 veröffentlichte NEC ein Kit namens PS98-145-HMW für Unix- Enthusiasten. Das Kit enthielt eine V60-Prozessorplatine, die in ausgewählte Modelle der PC-9800- Computerserie eingesteckt werden konnte, und eine Verteilung ihres UNIX-System-V- Ports, den PC-UX/V Rel 2.0 (V60) , auf 15 8-Zoll-Disketten . Der empfohlene Verkaufspreis für dieses Kit betrug 450.000 Yen. Die Unternehmen der NEC-Gruppe haben den V60-Prozessor selbst intensiv genutzt. Ihr Telefonschalter (Exchange), der eines der ersten beabsichtigten Ziele war, verwendete V60. 1991 erweiterten sie ihre Textverarbeitungsproduktlinie um die Bungou Mini (文豪ミニ auf Japanisch) Serien 5SX, 7SX und 7SD, die den V60 für die schnelle Verarbeitung von Konturschriftarten verwendeten, während der Hauptsystemprozessor ein 16 MHz NEC V33 war . Darüber hinaus wurden V60- Mikrocode- Varianten in der MS-4100- Minicomputerserie von NEC verwendet, die zu dieser Zeit die schnellste in Japan war.

V70

V70 (μPD70632GD-20) im QFP- Gehäuse , montiert auf Jaleco Mega System32 PWB

Der V70 (μPD70632) hat sich gegenüber dem V60 verbessert, indem er die externen Busse auf 32 Bit erhöht hat, gleich den internen Bussen. Es wurde ebenfalls in 1,5 µm im Zwei-Metall-Schicht-Verfahren hergestellt. Sein 14,35 × 14,24 mm 2 Chip hatte 385.000 Transistoren und war in einem 132-Pin-Keramik- PGA verpackt . Seine MMU hatte Unterstützung für Demand Paging . Seine Gleitkommaeinheit war IEEE 754- kompatibel. Die 20-MHz-Version erreichte eine Spitzenleistung von 6,6 MIPS und kostete bei Markteinführung im August 1987 100.000 (719,42 US-Dollar). Die anfängliche Produktionskapazität betrug 20.000 Einheiten pro Monat. Ein späterer Bericht beschreibt es wie hergestellt in 1,2-Mikrometer - CMOS auf einem 12,23 × 12,32 mm 2 Würfeln. Der V70 hatte ein externes Bussystem ohne Pipeline (T1-T2) mit zwei Zyklen, während das des V60 mit 3 oder 4 Zyklen (T1-T3/T4) arbeitete. Natürlich waren die internen Einheiten Pipeline.

Der V70 wurde von Sega in seinem System Multi 32 und von Jaleco in seinem Mega System 32 verwendet . (Siehe das Foto des V70, das auf der Leiterplatte des letzteren Systems montiert ist .)

Start von H-IIA Flug 17, zu dessen Nutzlast die Raumsonde Akatsuki (Venus Climate Orbiter) gehörte

JAXA hat seine V70-Variante mit dem Betriebssystem I-TRON RX616 in den Guidance Control Computer der H-IIA- Trägerraketen , in Satelliten wie den Akatsuki (Venus Climate Orbiter) und die Kibo International Space Station (ISS . ) eingebettet ) Modul . Die H-IIA- Trägerraketen wurden im Inland in Japan eingesetzt, obwohl ihre Nutzlasten Satelliten aus dem Ausland enthielten. Wie in der LSI (MPU/ASIC) Roadmap von JAXA beschrieben , wird diese V70-Variante als "32bit MPU (H32/V70)" bezeichnet, deren Entwicklung, wahrscheinlich einschließlich der Testphase (QT), "von Mitte der 1980er bis Anfang der 1990er Jahre" war. . Diese Variante wurde bis zu ihrer Ablösung im Jahr 2013 durch den HR5000 64-Bit, 25 MHz Mikroprozessor verwendet , der auf der MIPS64-5Kf-Architektur basiert , hergestellt von HIREC, deren Entwicklung um 2011 abgeschlossen wurde.

Die "Weltraumumgebungsdatenerfassung" für die V70 wurde in der exponierten Einrichtung der Kibo-ISS durchgeführt.

Artikel Teile-Nr. SEE (Einzelereigniseffekt)
Überwachtes Element 		Ergebnis
V70-MPU NASDA
38510/92101xz		 SEU (Single Event Upset)
SEL (Single Event Latch-up) 		Nicht beobachtet
(—2010/9/30)

V80

Der V80 (μPD70832) wurde im Frühjahr 1989 auf den Markt gebracht . Durch die Integration von On-Chip-Caches und einem Verzweigungsprädiktor wurde er von Computer Business Review zum NEC 486 erklärt . Die Leistung des V80 war je nach Anwendung zwei- bis viermal höher als die des V70. Zum Beispiel hatte der V80 im Vergleich zu V70 einen 32-Bit-Hardware-Multiplikator, der die Anzahl der Zyklen reduzierte, die zum Ausführen einer Integer-Multiplikations-Maschineninstruktion von 23 auf 9 erforderlich waren. (Weitere Einzelheiten finden Sie im Abschnitt zur Hardware-Architektur weiter unten. ) Der V80 wurde in einem 0,8-Mikrometer-CMOS-Prozess auf einer Chipfläche von 14,49 × 15,47 mm 2 hergestellt , wobei 980.000 Transistoren implementiert wurden. Es war in einem 280-Pin- PGA verpackt und arbeitete mit 25 und 33 MHz mit behaupteten Spitzenleistungen von 12,5 bzw. 16,5 MIPS. Der V80 verfügte über separate 1-KB-On-Die-Caches für Befehle und Daten. Es hatte einen Verzweigungsprädiktor mit 64 Einträgen , dem ein Leistungsgewinn von 5 % zugeschrieben wurde. Die Einführungspreise des V80 wurden mit 1200 US-Dollar für das 33-MHz-Modell und 960 US-Dollar für das 25-MHz-Modell angegeben. Angeblich war für 1990 ein 45-MHz-Modell geplant, das jedoch nicht zustande kam.

Der V80 mit µPD72691 Co-FPP und µPD71101 einfachen Peripheriechips wurde für einen Industriecomputer mit dem Echtzeit-UNIX-Betriebssystem RX-UX832 und einem X11-R4- basierten Fenstersystem verwendet.

AFPP (Co-FPP)

Der Advanced Floating Point Processor (AFPP) (μPD72691) ist ein Co-Prozessor für arithmetische Gleitkommaoperationen. Die V60/V70/V80 selbst können Gleitkomma-Arithmetik ausführen, sind jedoch sehr langsam, da ihnen für solche Operationen spezielle Hardware fehlt. Um V60/V70/V80 für ihre relativ schwache Gleitkomma-Leistung zu kompensieren, brachte NEC diesen 80-Bit-Gleitkomma-Coprozessor für 32-Bit- Einfachpräzision , 64-Bit- Doppelpräzision und 80-Bit- Extended-Präzision auf den Markt Betrieb gemäß IEEE 754- Spezifikationen. Dieser Chip hatte eine Leistung von 6,7 MFLOPS und führte Vektor- Matrix-Multiplikation durch, während er bei 20 MHz arbeitete. Es wurde unter Verwendung eines 1,2-Mikrometer-Doppelmetallschicht-CMOS-Prozesses hergestellt, was zu 433.000 Transistoren auf einem 11,6 × 14,9 mm 2 Chip führte. Es war in einem 68-Pin- PGA verpackt . Dieser Coprozessor war über einen dedizierten Bus mit einem V80 verbunden, über einen gemeinsamen Hauptbus mit einem V60 oder V70, was die Spitzenleistung einschränkte.

Hardware-Architektur

Der V60/V70/V80 teilte sich eine grundlegende Architektur. Sie hatten zweiunddreißig 32-Bit -Allzweckregister , von denen die letzten drei allgemein als Stapelzeiger , Rahmenzeiger und Argumentzeiger verwendet wurden , was den Aufrufkonventionen von Hochsprachen- Compilern gut entsprach . Die V60 und V70 haben 119 Maschinenanweisungen, wobei diese Zahl leicht auf 123 Anweisungen für die V80 erweitert wurde. Die Befehle haben eine ungleichmäßige Länge , zwischen einem und 22 Bytes, und nehmen zwei Operanden auf, die beide Adressen im Hauptspeicher sein können. Nach dem Studium des Referenzhandbuchs des V60 beschrieb Paul Vixie es als "einen sehr VAX- artigen Bogen mit einem V20/V30-Emulationsmodus (was[...] bedeutet, dass er Intel 8086/8088-Software ausführen kann)".

Der V60–V80 verfügt über eine eingebaute Memory Management Unit (MMU), die einen virtuellen Adressraum von 4 GB in vier 1-GB-Abschnitte unterteilt, wobei jeder Abschnitt weiter in 1.024 1- MB- Bereiche unterteilt ist und jeder Bereich aus 256 . besteht 4- KB- Seiten. Auf dem V60/V70 speichern vier Register (ATBR0 bis ATBR3) Abschnittszeiger, aber die "Bereichstabelleneinträge" (ATE) und Seitentabelleneinträge (PTE) werden im Off-Chip-RAM gespeichert. Der V80 verschmolz die ATE- und ATBR-Register – die sich beide auf dem Chip befinden, wobei nur die PTE-Einträge im externen RAM gespeichert sind – was eine schnellere Ausführung von Translation Lookaside Buffer (TLB)-Fehlschlägen ermöglicht, indem ein Speicherlesevorgang eliminiert wird.

Die Übersetzungs-Lookaside-Puffer auf dem V60/70 sind voll assoziativ mit 16 Einträgen, wobei die Ersetzung durch Mikrocode erfolgt . Im Gegensatz dazu verfügt der V80 über einen 2-Wege- Set-assoziativen TLB mit 64 Einträgen, wobei der Austausch in Hardware erfolgt. Der TLB-Ersatz dauerte im V70 58 Zyklen und unterbrach die Pipeline-Ausführung anderer Befehle. Beim V80 dauert ein TLB-Ersatz nur 6 oder 11 Zyklen, je nachdem, ob sich die Seite im gleichen Bereich befindet; Pipeline-Unterbrechungen treten beim V80 aufgrund der separaten TLB-Ersatzhardwareeinheit, die parallel zum Rest des Prozessors arbeitet, nicht mehr auf.

Alle drei Prozessoren verwenden den gleichen Schutzmechanismus mit 4 Schutzstufen, die über ein Programmstatuswort eingestellt werden , wobei Ring 0 die privilegierte Stufe ist, die auf einen speziellen Satz von Registern auf den Prozessoren zugreifen kann.

Alle drei Modelle unterstützen eine Triple-Mode-Redundanzkonfiguration mit drei CPUs, die in einem byzantinischen Fehlertoleranz- Schema mit Bus-Freeze, Befehlswiederholung und Chip-Ersatzsignalen verwendet werden. Der V80 fügte seinen Daten- und Adressbussen Paritätssignale hinzu.

String-Operationen wurden im V60/V70 in Mikrocode implementiert ; aber diese wurden durch eine Hardware - Daten gestützte Steuereinheit , bei voller Busgeschwindigkeit läuft, in der V80. Dadurch wurden String-Operationen im V80 etwa fünfmal schneller als im V60/V70.

Alle Gleitkommaoperationen werden in der Prozessorfamilie größtenteils in Mikrocode implementiert und sind daher ziemlich langsam. Auf dem V60/V70 benötigen die 32-Bit-Gleitkommaoperationen 120/116/137 Zyklen für die Addition/Multiplikation/Division, während die entsprechenden 64-Bit-Gleitkommaoperationen 178/270/590 Zyklen benötigen. Der V80 bietet einige eingeschränkte Hardwareunterstützung für Phasen von Gleitkommaoperationen – z. B. die Zerlegung in Vorzeichen, Exponent und Mantisse – daher wurde behauptet, dass seine Gleitkommaeinheit bis zu dreimal so effektiv ist wie die des V70, mit 32- Bit-Gleitkommaoperationen mit 36/44/74 Zyklen und 64-Bit-Operationen mit 75/110/533 Zyklen (Addition/Multiplikation/Division).

Betriebssysteme

Unix (Nicht-Echtzeit und Echtzeit)

NEC portierte mehrere Varianten des Unix- Betriebssystems auf seine V60/V70/V80-Prozessoren für anwenderanwendungsorientierte Systeme, darunter auch Echtzeitsysteme. Die erste Variante des UNIX-System-V- Ports von NEC für V60 hieß PC-UX/V Rel 2.0 (V60). ( Siehe auch Fotos des externen Links unten.) NEC hat eine Unix-Variante mit Fokus auf Echtzeitbetrieb für V60/V70/V80 entwickelt. Es heißt Real-time UNIX RX-UX 832 und hat eine zweischichtige Kernel-Struktur, bei der die gesamte Aufgabenplanung vom Echtzeit-Kernel abgewickelt wird. Außerdem wurde eine Multiprozessor-Version von RX-UX 832 mit dem Namen MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems) entwickelt. Der mit MUSTARD betriebene Computerprototyp verwendet acht V70-Prozessoren. Es nutzt die FRM-Funktion und kann die Konfiguration von Master und Checker auf Anfrage konfigurieren und ändern.

I-TRON (Echtzeit)

Für hardware-steuerungsorientierte eingebettete Systeme wurde das I-TRON- basierte Echtzeit-Betriebssystem namens RX616 von NEC für den V60/V70 implementiert. Der 32-Bit-RX616 war eine kontinuierliche Abzweigung des 16-Bit- RX116 , der für den V20-V50 gedacht war .

FlexOS (Echtzeit)

1987 gab Digital Research, Inc. außerdem bekannt, dass sie planen, FlexOS auf V60 und V70 zu portieren.

CP/M und DOS (alte 16-Bit)

Der V60 konnte auch CP/M- und DOS- Programme (portiert von der V20-V50-Serie) im V20/V30-Emulationsmodus ausführen. Laut einem Artikel von 1991 in InfoWorld arbeitete Digital Research irgendwann an einer Version von Concurrent DOS für den V60; Dies wurde jedoch nie veröffentlicht, da die V60/V70-Prozessoren nicht für die Verwendung in PC-Klonen in die USA importiert wurden.

Entwicklungswerkzeuge

C/C++ Cross-Compiler

Als Teil seines Entwicklungs- Toolkits und seiner integrierten Entwicklungsumgebung (IDE) hatte NEC einen eigenen C- Compiler, das PKG70616 "Software Generation Tool Package for V60/V70". Darüber hinaus hat GHS ( Green Hills Software ) seinen nativen C-Compiler (MULTI) und MetaWare, Inc. (derzeit Synopsys , über ARC International ) einen für V20/V30 (Intel 8086), Emulationsmodus namens High C High entwickelt /C++. Cygnus Solutions (derzeit Red Hat ) portierte auch GCC als Teil eines erweiterten GNU-Compiler-Systems (EGCS) Fork, aber es scheint nicht öffentlich zu sein.

Ab 2018 wird das prozessorspezifische Verzeichnis necv70 noch in den newlib C-Sprachbibliotheken (libc.a und libm.a) von RedHat am Leben gehalten . Die letzten Wartungsarbeiten scheinen auf Sourceware.org durchgeführt worden zu sein. Der neueste Quellcode ist in seinem Git- Repository verfügbar .

MV-4100 Ada 83 – zertifiziertes System

Das von Ada 83 zertifizierte „Plattformsystem“ erhielt den Namen MV‑4000, zertifiziert als „MV4000“. Diese Zertifizierung wurde mit einem Zielsystem durchgeführt, das das Echtzeit-Betriebssystem UNIX RX-UX 832 verwendet, das auf einem VMEbus (IEEE 1014)-basierten System mit einer angeschlossenen V70-Prozessorplatine läuft . Der Host des Cross-Compilers war ein NEC Engineering Workstation EWS 4800 , deren Host-Betriebssystem EWS-US/V ebenfalls auf UNIX System V basiert.

Der Prozessor erhielt die Ada-83-Validierung von AETECH, Inc.

(Hinweis: Gemäß den Ada-Validierungsverfahren (Version 5.0) werden für Ada 83-Compiler keine Zertifikate mehr ausgestellt. Die Prüfung kann von einem Ada Conformity Assessment Laboratory (ACAL) für spezifische Beschaffungsanforderungen durchgeführt werden, und die ACAA wird eine Schreiben, das diese Prüfung bestätigt, aber es werden keine Zertifikate ausgestellt. Alle Validierungszertifikate, die jemals für Tests unter Version 1.11 der ACVC-Testsuite ausgestellt wurden, sind am 31. März 1998 abgelaufen.)

Systemname Zertifikatsnummer Compilertyp HOST-Maschine HOST-Betriebssystem ZIEL-Maschine ZIEL-OS
NEC Ada Compilersystem für EWS-UX/V bis V70/RX-UX832, Version 1.0 910918S1.11217 Base NEC EWS4800/60 EWS-UX/V R8.1 NEC MV4000 RX-UX832 V1.6
NEC Ada Compilersystem für EWS-UX/V (Release 4.0) bis V70/RX-UX832 Version Release 4.1 (4.6.4) 910918S1.11217 Abgeleitet EWS4800 Superstation RISC-Serie EWS-UX/V(R4.0) R6.2 NEC MV4000 RX-UX832 V1.63
MV‑4000-Funktionen
Systembus: IEEE1014 D1.2/IEC821 Rev C.1 (8-Slot)
Erweiterungsbus: IEC822 Rev C oder V70 Cache-Bus (6-Slot)
Eingebaute 3,5-Zoll-SCSI-Festplatte mit 100 MB (formatiert)
Eingebautes 3,5-Zoll-Diskettenlaufwerk mit 1 MB (1 MB) 1
Erweiterung SCSI (1 Kanal)
EMI-Bewertung: VCCI - 1 Art

Evaluierungsboard-Kits

NEC hat einige Plug-in-Evaluierungsboard-Kits für den V60/V70 veröffentlicht.

Teile Nr. Beschreibungen Bemerkungen
EBIBM-7061UNX V60 Coprozessor-Slave-Board mit Unix für PC-XT / AT mit PC-UX /V Rel 2.0 (V60)
PS98-145-HMW V60 Coprozessor-Slave-Board mit Unix für NEC PC-9801 mit PC-UX /V Rel 2.0 (V60)
EBIBM-70616SBC V60 Einplatinencomputer für Multibus I
Ein Teil von MV-4000 V70 Einplatinencomputer für VMEbus Ada 83 zertifiziert

In-Circuit-Emulator

On-Chip-Software-Debugging-Unterstützung mit dem IE-V60

NEC basierte seinen eigenen vollständigen (Nicht- ROM- und Nicht- JTAG- ) Probe-basierten In-Circuit-Emulator , den IE-V60, auf dem V60, da die V60/V70-Chips selbst Emulator-Chip-Fähigkeiten besaßen. Der IE-V60 war der erste In-Circuit-Emulator für V60, der von NEC hergestellt wurde. Es hatte auch eine PROM-Programmierfunktion. Abschnitt 9.4, p. 205 NEC beschrieb es als "benutzerfreundliche Software-Debug-Funktion". Die Chips haben verschiedene Trapping-Ausnahmen, wie das Lesen (oder Schreiben) von Daten an die vom Benutzer angegebene Adresse und 2 Breakpoints gleichzeitig. Abschnitt 9

Externe Busstatuspins

Das externe Bussystem zeigt seinen Busstatus unter Verwendung von 3 Statuspins an, die drei Bits bereitstellen, um solche Bedingungen wie erster Befehlsabruf nach Verzweigung, kontinuierlicher Befehlsabruf , TLB -Datenzugriff , einzelner Datenzugriff und sequentieller Datenzugriff zu signalisieren . Abschnitt 6.1, p. 114

ST[2:0] Beschreibung
111 Anweisung abrufen
011 Befehlsabruf nach Verzweigung
101 Datenzugriff „TLB“
100 Datenzugriff "Systembasis (Interrupt & Ausnahmevektor)"
011 Einzeldatenzugriff
010 Datenzugriff mit kurzem Pfad (Übersprungene Adresse durch Lesen nach Schreiben)
001 Sequentieller Datenzugriff

Debuggen mit V80

Diese Software- und Hardware-Debugging-Funktionen wurden auch in den V80 integriert. Der V80 hatte jedoch keinen In-Circuit-Emulator , möglicherweise weil das Vorhandensein von Software wie Echtzeit- UNIX RX-UX 832 und Echtzeit- I-TRON RX616 eine solche Funktion überflüssig machte. Nach dem Hochfahren von Unix ist kein In-Circuit-Emulator für die Entwicklung von Gerätetreibern oder Anwendungssoftware erforderlich . Was benötigt wird, ist ein C- Compiler , ein Cross-Compiler und ein Bildschirm-Debugger – wie GDB-Tk – der mit dem Zielgerät funktioniert.

HP 64758

Hewlett Packard (derzeit Keysight ) bot für den V70 eine Probing -Pod-basierte In-Circuit-Emulationshardware an , die auf ihren Systemen der HP 64700- Serie, dem Nachfolger der HP 64000- Serie, insbesondere dem HP 64758, aufbaut. Sie ermöglicht Trace-Funktionen wie ein Logikanalysator . Dieses Testgerät zeigt auch automatisch disassemblierten Quellcode mit Trace-Datenanzeige und ohne Objektdatei an und zeigt Hochsprachen- Quellcode an, wenn der Quellcode und die Objektdateien bereitgestellt und im DWARF- Format kompiliert wurden . Eine Schnittstelle für den V60 (10339G) war auch im Katalog, aber das lange Sondierungs-Pod-Kabel erforderte "Special Grade Qualified"-Geräte, dh die High-Speed-Klasse V70.

HP 64758: Haupteinheiten, Untereinheiten und gehostete Schnittstelle

Produkt Beschreibung
64758A V70 20 MHz Emulator mit 512 KB Emulationsspeicher
64758AX Einmaliges Update
64758B V70 20MHZ Emulator mit 1 MB Emulationsspeicher
64758G V70 20-MHz-Emulations-Subsystem, 512 KB
64758H V70 20-MHz-Emulations-Subsystem, 1 MB
64758S V70 (uPD70632) – gehostete Benutzeroberfläche

Softwareoptionen

Produkt Beschreibung
64879L V70 Assembler/Linker, Einzelplatzlizenz
64879M V70 Assembler/Linker, Medien und Handbücher
64879U V70 Assembler/Linker Mehrbenutzerlizenz

Hardware-Optionen

Produkt Beschreibung
B3068B V70-gehostete grafische Benutzeroberfläche
10339G NEC V60-Schnittstelle
E2407A NEC V70-Schnittstelle

Fehler

Strategisches Versagen der V80- Mikroarchitektur

In seiner Entwicklungsphase dachte man, dass der V80 die gleiche Leistung wie der Intel 80486 hat , aber am Ende hatten sie viele verschiedene Funktionen. Die interne Ausführung für jeden Befehl des V80 benötigte mindestens zwei Zyklen, während die des i486 einen erforderte. Die interne Pipeline des V80 schien asynchron gepuffert zu sein , aber die des i486 war synchron . Mit anderen Worten, die interne Mikroarchitektur von V80 war CISC , aber die von i486 war RISC . Beide ISAs erlaubten lange, uneinheitliche CISC- Befehle, aber der i486 hatte einen breiteren 128-Bit internen Cache-Speicherbus , während der des V80 eine 32-Bit-Breite hatte. Dieser Unterschied ist auf ihren Würfelfotos zu sehen. Das Design war aus Performance-Sicht fatal, aber NEC hat es nicht geändert. NEC hätte das physische Design möglicherweise mit derselben Registerübertragungsebene neu entwerfen können , aber dies war nicht der Fall.

Fehlender kommerzieller Erfolg

Die V60-V80-Architektur hatte keinen großen kommerziellen Erfolg.

Die V60, V70 und V80 wurden in den NEC-Katalogen von 1989 und 1990 in ihrer PGA- Verpackung aufgeführt. Ein NEC-Katalog von 1995 listete noch V60 und V70 auf (nicht nur in ihrer PGA- Version, sondern auch in einer QFP- Verpackung und enthielt auch eine kostengünstige Variante des V60 namens μPD70615, die die V20/V30-Emulation und die FRM-Funktion eliminierte), neben ihren verschiedenen Chipsätzen; aber der V80 wurde in diesem Katalog nicht angeboten. Die Ausgabe 1999 des gleichen Katalogs enthielt keine V60-V80-Produkte mehr.

Nachfolger

Die V800-Serie

1992 brachte NEC ein neues Modell auf den Markt, den 32-Bit- Mikrocontroller der V800-Serie ; aber es hatte keine Speicherverwaltungseinheit (MMU). Es hatte eine RISC- basierte Architektur, inspiriert von den Intel i960- und MIPS- Architekturen, und anderen RISC-Prozessorbefehlen wie JARL (Jump and Register Link) und der Lade-/Speicherarchitektur .

Zu diesem Zeitpunkt wurden die enormen Software-Assets des V60/V70, wie Echtzeit-Unix, aufgegeben und nie an ihre Nachfolger zurückgegeben, ein Szenario, das Intel vermieden hat.

Die V800-Serie hatte 3 Hauptvarianten, die V810-, V830- und V850- Familien.

Der V820 (μPD70742) war eine einfache Variante des V810 (μPD70732), jedoch mit Peripherie.

Die Bezeichnung V840 wurde möglicherweise wegen japanischer Tetraphobie als Bezeichnung übersprungen (siehe Seite 58). Eine japanische Aussprache von "4" bedeutet "Tod", also vermeiden Sie Namen wie Death-Watch Shi-ban (die Zahl 4 – Shi-ban) Bug (死番虫, genau " Deathwatch-Käfer ").

Ab 2005 war es bereits die V850- Ära, und die V850-  Familie erfreut sich großer Erfolge. Ab 2018 heißt es Renesas V850-Familie und RH850-Familie mit V850/V850E1/V850E2- bzw. V850E2/V850E3-CPU-Kernen. Diese CPU-Kerne haben die ISA des ursprünglichen V810-Kerns erweitert; läuft mit dem V850-Compiler.

Moderne softwarebasierte Simulation

MAME

Da der V60/V70 für viele japanische Arcade-Spiele verwendet wurde , enthält MAME (für "Multiple Arcade Machine Emulator"), das mehrere alte Arcade-Spiele für Enthusiasten emuliert, einen CPU-Simulator für ihre Befehlssatzarchitektur . Es ist eine Art Befehlssatzsimulator , nicht für Entwickler, sondern für Benutzer.

Es wurde vom MAME-Entwicklungsteam gewartet . Der neueste Open-Source- Code , geschrieben in C++ , ist im GitHub- Repository verfügbar . Die Operationscodes in der Datei optable.hxx sind genau die gleichen wie beim V60.

Siehe auch

Verweise

Weiterlesen

  • Yano, Y; Iwasaki, J; Sato, Y; Iwata, T; Nakagawa, K; Ueda, M (Februar 1986). „Ein 32b-CMOS-VLSI-Mikroprozessor mit virtueller Speicherverwaltung auf dem Chip“. Konferenz für Halbleiterschaltungen. Zusammenfassung von technischen Papieren. 1986 IEEE International . IEEE. XXIX : 36–37. doi : 10.1109/ISSCC.1986.1156924 . S2CID  57668899 .
    Die Ausführungseinheit (EXU) ist ein mikroprogrammierter 32b-Datenpfadprozessor, der zweiunddreißig 32b-Allzweckregister, sechzehn 32b-Scratch-Pad-Register, einen 64b-Barrel-Shifter, eine 32b-Arithmetik-Logik-Einheit (ALU) hat; und ein paar Kontrollregister. Drei Datenbusse, die laufen
    "dito" . Forschungstor. Cite Journal erfordert |journal=( Hilfe )
  • Kaneko, H; Miki, Y; Koya, K; Araki, M. (November 1986). „Ein 32-Bit-CMOS-Mikroprozessor mit sechsstufiger Pipeline-Struktur“. Proceedings of 1986 ACM Fall Joint Computer Conference . IEEE Computer Society Press: 1000-1007.
    Zusammenfassung:
    32-Bit-Mikroprozessoren sind die Schlüsselgeräte, die eine hohe Datenverarbeitungsfähigkeit aufweisen, die von früheren Universalcomputersystemen und Minicomputersystemen zu viel geringeren Kosten erreicht wurde. Frühere 32-Bit-Mikroprozessoren waren darauf beschränkt, eine hervorragende Architektur und ein ausgezeichnetes Design unter Verwendung geeigneter Hardware zu übernehmen, da eine Anzahl von Geräten auf einem Chip hergestellt werden konnte. Komplexe Funktionen wie Virtual Memory Management und ...
    "dito" . ACM. Cite Journal erfordert |journal=( Hilfe )
  • Kurosawa, A.; Yamada, K.; Kishimoto, A.; Mori, K.; Nishiguchi, N. (Mai 1987). „Eine praktische CAD-Systemanwendung für voll benutzerdefinierte VLSI-Mikrocomputerchips“. IEEE-Transaktionen zum computergestützten Design von integrierten Schaltungen und Systemen . 6 (3): 364–373. doi : 10.1109/TCAD.1987.1270281 . ISSN  1937-4151 . S2CID  7394658 .
    Zusammenfassung:
    Dieses Papier stellt eine praktische CAD-Systemanwendung für Layout und Verifikation vor, die zu produzierbaren vollformatigen VLSI-Mikrocomputerchips führt. Das CAD-System unterstützt drei Entwurfsmethoden: symbolisches Layout gemischt mit Layout auf Maskenebene, Komprimierung als Optimierer und vollautomatische Verifikation. Für die Flächenoptimierung unterstützt das symbolische Layout- und Kompaktor-Subsystem eine flexible Beschreibung von orthogonalen Layoutmustern mit beliebigen Abmessungen in einer losen Platzierungsweise. Die Layoutmuster umfassen Pfaddaten, polygonale Daten und symbolische Zellen. Zur Leistungs- und Verzögerungsoptimierung verdichtet der Kompaktor Layoutdaten, wodurch sowohl der Widerstand als auch die Kapazität für Drähte und ionenimplantierte Schichten verringert werden. Diese Funktion ist wegweisend für die Verdichter der neuen Generation. Hervorzuheben ist die Tatsache, dass Layoutdaten auf ein um 10-15 Prozent kleineres Format als manuell komprimiert werden können. Das Verifikations-Subsystem kann alle Arten von Fehlern erkennen, mehr als 30 Elemente. Ein neues Merkmal der elektrischen Regelprüfung besteht darin, dass sie komplementäre Logikfehler für CMOS-Schaltungen untersucht. Die Synergie dieser drei Entwurfsmethoden hat mehrere bedeutende Vorteile gebracht. Einer davon ist die Reduzierung der Arbeitskraft um mehr als die Hälfte im kompliziertesten Designprozess für einzigartige Zufallslogik. Der andere ist ein Verdichtungsausgang von 1600 Transistoren, der um 365 mil/sup 2/ kleiner ist als der manuell verdichtete. Die Schaltungsimplementierung auf einem Chip arbeitet mit einer Taktrate von mehr als 15 MHz. Ein anderer ist der erste Silizium-Erfolg. Dies wurde in einem vollständig kundenspezifischen VLSI-Mikrocomputerchip erreicht, der aus mehr als 100.000 Transistoren besteht.

Externe Links