CPU-ID - CPUID

In der x86- Architektur ist der CPUID- Befehl (identifiziert durch einen CPUID Opcode ) ein Prozessor-Zusatzbefehl (sein Name leitet sich von CPU IDentification ab), der es Software ermöglicht, Details des Prozessors zu entdecken. Es wurde 1993 von Intel mit der Einführung der Pentium- und SL-enhanced 486- Prozessoren eingeführt.

Anhand der kann ein Programm den CPUIDProzessortyp ermitteln und feststellen, ob Features wie MMX / SSE implementiert sind.

Geschichte

Bevor der CPUIDBefehl allgemein verfügbar war , schrieben Programmierer esoterischen Maschinencode, der geringfügige Unterschiede im CPU-Verhalten ausnutzte, um die Prozessormarke und das Modell zu bestimmen. Mit der Einführung des 80386-Prozessors zeigte EDX beim Zurücksetzen die Revision an, aber diese war nur nach dem Zurücksetzen lesbar und es gab keine Standardmethode für Anwendungen, den Wert zu lesen.

Außerhalb der x86-Familie müssen Entwickler meist immer noch esoterische Prozesse (mit Instruktions-Timing oder CPU-Fehler-Triggern) verwenden, um die vorhandenen Variationen im CPU-Design zu bestimmen.

In der Motorola 680x0-Familie – die nie einen CPUID-Befehl hatte – erforderten bestimmte spezifische Befehle erhöhte Privilegien. Diese könnten verwendet werden, um verschiedene Mitglieder der CPU-Familie zu unterscheiden. Im Motorola 68010 wurde der Befehl MOVE von SR privilegiert. Diese bemerkenswerte Änderung des Befehls (und der Zustandsmaschine) ermöglichte es dem 68010, die Virtualisierungsanforderungen von Popek und Goldberg zu erfüllen . Da der 68000 einen unprivilegierten MOVE von SR bot, konnten die 2 verschiedenen CPUs durch einen ausgelösten CPU-Fehlerzustand unterschieden werden.

Während der CPUIDBefehl spezifisch für die x86-Architektur ist, stellen andere Architekturen (wie ARM) oft On-Chip-Register bereit, die auf vorgeschriebene Weise gelesen werden können, um die gleichen Arten von Informationen zu erhalten, die durch den x86-CPUID-Befehl bereitgestellt werden.

Aufruf der CPUID

Der CPUIDOpcode ist 0Fh, A2h(als zwei Bytes oder A20Fhals einzelnes word).

In Assembler benötigt der CPUIDBefehl keine Parameter, da CPUIDimplizit das EAX-Register verwendet wird, um die Hauptkategorie der zurückgegebenen Informationen zu bestimmen. In der neueren Terminologie von Intel wird dies als CPUID-Blatt bezeichnet. CPUIDsollte zuerst mit aufgerufen werden EAX = 0, da dies im EAX-Register den höchsten EAX-Aufrufparameter (Blatt) speichert, den die CPU implementiert.

Um erweiterte Funktionsinformationen zu erhalten, CPUIDsollte das höchstwertige Bit von EAX gesetzt werden. Um den höchsten Parameter für den Aufruf der erweiterten Funktion zu bestimmen, rufen Sie CPUIDmit auf EAX = 80000000h.

CPUID-Blätter größer als 3, aber weniger als 80000000 sind nur zugänglich, wenn die modellspezifischen Register IA32_MISC_ENABLE.BOOT_NT4 [Bit 22] = 0 haben (was standardmäßig so ist). Wie der Name vermuten lässt, starteten Windows NT 4.0 bis SP6 nicht richtig, es sei denn, dieses Bit wurde gesetzt, aber spätere Versionen von Windows benötigen es nicht, so dass davon ausgegangen werden kann, dass Basic Blätter größer als 4 auf aktuellen Windows-Systemen sichtbar sind. Ab Juli 2014 gelten grundsätzlich gültige Urlaube bis 14 Uhr, aber die von einigen Urlauben zurückgegebenen Informationen werden nicht in öffentlich zugänglichen Dokumenten veröffentlicht, dh sie sind "reserviert".

Einige der kürzlich hinzugefügten Blätter haben auch Unterblätter, die über das ECX-Register ausgewählt werden, bevor CPUID aufgerufen wird.

EAX =0: Höchster Funktionsparameter und Hersteller-ID

Dies gibt die Hersteller-ID-Zeichenfolge der CPU zurück – eine zwölfstellige ASCII- Zeichenfolge, die in EBX, EDX, ECX (in dieser Reihenfolge) gespeichert ist. Der höchste grundlegende Aufrufparameter (der größte Wert, auf den EAX vor dem Aufrufen gesetzt werden kann CPUID) wird in EAX zurückgegeben.

Hier ist eine Liste der Prozessoren und der höchsten implementierten Funktion.

Die folgenden sind bekannte Prozessorhersteller-ID-Strings:

• "AMDisbetter!" – frühe technische Muster des AMD K5- Prozessors
• "AuthenticAMD" – AMD
• "CentaurHauls" – IDT WinChip/ Centaur (einschließlich einiger VIA-CPU)
• "CyrixInstead" – Cyrix /frühe STMicroelectronics und IBM
• "GenuineIntel" – Intel
• "TransmetaCPU" – Transmeta
• "GenuineTMx86" – Transmeta
• "Geode by NSC" – Nationaler Halbleiter
• "NexGenDriven" – NexGen
• "RiseRiseRise" – Aufstieg
• "SiS SiS SiS " – SiS
• "UMC UMC UMC " – UMC
• "VIA VIA VIA " – VIA
• "Vortex86 SoC" – DM&P- Wirbel
• "  Shanghai  " – Zhaoxin
• "HygonGenuine" – Hygon
• "E2K MACHINE" – MCST Elbrus

Die folgenden ID-Strings werden von Open-Source- Soft-CPU-Kernen verwendet :

• "MiSTer AO486" – ao486-CPU
• "GenuineIntel" – v586-Kern (dies ist identisch mit dem Intel ID-String)

Die folgenden sind bekannte ID-Strings von virtuellen Maschinen:

• "bhyve bhyve " – bhyve
• " KVMKVMKVM  " – KVM
• "TCGTCGTCGTCG" – QEMU
• "Microsoft Hv" – Microsoft Hyper-V oder Windows Virtual PC
• " lrpepyh  vr" – Parallels (es sollte möglicherweise "prl hyperv" sein, ist aber aufgrund einer Endianness- Mismatch als "lrpepyh vr" codiert )
• "VMwareVMware" – VMware
• "XenVMMXenVMM" – Xen HVM
• "ACRNACRNACRN" – Projekt ACRN
• " QNXQVMBSQG " – QNX- Hypervisor
• "GenuineIntel" – Apfelrosette 2

Bei einem GenuineIntel-Prozessor sind die in EBX zurückgegebenen Werte beispielsweise 0x756e6547, EDX ist 0x49656e69 und ECX ist 0x6c65746e. Der folgende Code ist in GNU Assembler für die x86-64- Architektur geschrieben und zeigt den Hersteller-ID-String sowie den höchsten Aufrufparameter an, den die CPU implementiert.

	.data

s0:	.asciz	"CPUID: %x\n"
s1:	.asciz	"Largest basic function number implemented: %i\n"
s2:	.asciz	"Vendor ID: %.12s\n"

	.text

	.align	32
	.globl	main

main:
	pushq	%rbp
	movq	%rsp,%rbp
	subq	$16,%rsp

	movl	$1,%eax
	cpuid

	movq	$s0,%rdi
	movl	%eax,%esi
	xorl	%eax,%eax
	call	printf

	pushq	%rbx  // -fPIC

	xorl	%eax,%eax
	cpuid

	movl	%ebx,0(%rsp)
	movl	%edx,4(%rsp)
	movl	%ecx,8(%rsp)

	popq	%rbx  // -fPIC

	movq	$s1,%rdi
	movl	%eax,%esi
	xorl	%eax,%eax
	call	printf

	movq	$s2,%rdi
	movq	%rsp,%rsi
	xorl	%eax,%eax
	call	printf

	movq	%rbp,%rsp
	popq	%rbp
//	ret
	movl	$1,%eax
	int	$0x80

EAX=1: Prozessorinfo und Feature-Bits

Dies gibt die Schritt- , Modell- und Familieninformationen der CPU im Register EAX (auch als CPU- Signatur bezeichnet ), Merkmalsflags in den Registern EDX und ECX und zusätzliche Merkmalsinformationen im Register EBX zurück.

• Stepping ID ist eine Produktrevisionsnummer, die aufgrund von behobenen Errata oder anderen Änderungen zugewiesen wurde .
• Das eigentliche Prozessormodell wird aus den Feldern Modell, Erweiterte Modell-ID und Familien-ID abgeleitet. Wenn das Familien-ID-Feld entweder 6 oder 15 ist, ist das Modell gleich der Summe aus dem um 4 Bit nach links verschobenen erweiterten Modell-ID-Feld und dem Modell-Feld. Andernfalls entspricht das Modell dem Wert des Felds Modell.
• Die eigentliche Prozessorfamilie wird aus den Feldern Family ID und Extended Family ID abgeleitet. Wenn das Feld Familien-ID gleich 15 ist, entspricht die Familie der Summe der Felder der erweiterten Familien-ID und der Familien-ID. Andernfalls entspricht die Familie dem Wert des Felds Familien-ID.
• Die Bedeutung des Felds Prozessortyp wird in der folgenden Tabelle angegeben.

Die Prozessorinformationen und Feature-Flags sind herstellerspezifisch, aber normalerweise werden die Intel-Werte aus Kompatibilitätsgründen von anderen Herstellern verwendet.

Reservierte Felder sollten maskiert werden, bevor sie zur Prozessoridentifikation verwendet werden.

EAX=2: Cache- und TLB-Deskriptor-Informationen

Dies gibt eine Liste von Deskriptoren zurück, die Cache- und TLB- Fähigkeiten in EAX-, EBX-, ECX- und EDX-Registern angeben .

EAX=3: Seriennummer des Prozessors

Dies gibt die Seriennummer des Prozessors zurück. Die Prozessor-Seriennummer wurde bei Intel Pentium III eingeführt , aber aus Datenschutzgründen ist diese Funktion bei späteren Modellen nicht mehr implementiert (das PSN-Feature-Bit wird immer gelöscht). Auch die Efficeon- und Crusoe-Prozessoren von Transmeta bieten diese Funktion. AMD-CPUs implementieren diese Funktion jedoch in keinem CPU-Modell.

Bei Intel Pentium III-CPUs wird die Seriennummer in den EDX:ECX-Registern zurückgegeben. Bei Transmeta Efficeon-CPUs wird es in den EBX:EAX-Registern zurückgegeben. Und für Transmeta Crusoe-CPUs wird es nur im EBX-Register zurückgegeben.

Beachten Sie, dass die Prozessor-Seriennummernfunktion in den BIOS- Einstellungen aktiviert sein muss, um zu funktionieren.

EAX=4 und EAX=Bh: Intel Thread/Core und Cache-Topologie

Diese beiden Blätter werden für die Prozessortopologie (Thread, Core, Package) und die Cache-Hierarchie-Aufzählung in Intel Multi-Core (und Hyperthreaded) Prozessoren verwendet. Ab 2013 verwendet AMD diese Blätter nicht mehr, sondern hat alternative Möglichkeiten, die Kernaufzählung durchzuführen.

Im Gegensatz zu den meisten anderen CPUID-Blättern gibt Blatt Bh unterschiedliche Werte in EDX zurück, je nachdem, auf welchem ​​logischen Prozessor der CPUID-Befehl ausgeführt wird; der in EDX zurückgegebene Wert ist tatsächlich die x2APIC- ID des logischen Prozessors. Der x2APIC-ID-Bereich wird jedoch nicht kontinuierlich logischen Prozessoren zugeordnet; die Zuordnung kann Lücken aufweisen, was bedeutet, dass einige zwischengeschaltete x2APIC-IDs nicht unbedingt einem logischen Prozessor entsprechen. Zusätzliche Informationen zum Zuordnen der x2APIC-IDs zu Kernen werden in den anderen Registern bereitgestellt. Obwohl das Blatt Bh Unterblätter hat (die von ECX wie weiter unten beschrieben ausgewählt werden), wird der in EDX zurückgegebene Wert nur von dem logischen Prozessor beeinflusst, auf dem der Befehl ausgeführt wird, aber nicht von dem Unterblatt.

Die Topologie des Prozessors bzw. der Prozessoren, die von Blatt Bh offengelegt wird, ist hierarchisch, jedoch mit dem seltsamen Vorbehalt, dass die Reihenfolge der (logischen) Ebenen in dieser Hierarchie nicht unbedingt der Reihenfolge in der physischen Hierarchie ( SMT /Kern/Paket) entspricht. Jede logische Ebene kann jedoch als ECX-Unterblatt (des Bh-Blattes) auf ihre Entsprechung zu einem "Ebenentyp" abgefragt werden, der entweder SMT, Kern oder "ungültig" sein kann. Der Level-ID-Raum beginnt bei 0 und ist fortlaufend, was bedeutet, dass bei einer ungültigen Level-ID auch alle höheren Level-IDs ungültig sind. Der Ebenentyp wird in den Bits 15:08 von ECX zurückgegeben, während die Anzahl der logischen Prozessoren auf der abgefragten Ebene in EBX zurückgegeben wird. Schließlich wird die Verbindung zwischen diesen Ebenen und x2APIC-IDs in EAX[4:0] als die Anzahl von Bits zurückgegeben, um die die x2APIC-ID verschoben werden muss, um eine eindeutige ID auf der nächsten Ebene zu erhalten.

Ein Hyperthreading- fähiger Dual-Core- Westmere- Prozessor (also insgesamt zwei Kerne und vier Threads) könnte beispielsweise die x2APIC-IDs 0, 1, 4 und 5 für seine vier logischen Prozessoren haben. Leaf Bh (=EAX), Subleaf 0 (=ECX) von CPUID könnte beispielsweise 100h in ECX zurückgeben, was bedeutet, dass Level 0 die SMT-Schicht (Hyperthreading) beschreibt, und 2 in EBX zurückgeben, da es zwei logische Prozessoren (SMT-Einheiten) gibt. pro physischem Kern. Der in EAX für dieses 0-Unterblatt zurückgegebene Wert sollte in diesem Fall 1 sein, da das Verschieben der oben genannten x2APIC-IDs um ein Bit nach rechts eine eindeutige Kernnummer (auf der nächsten Ebene der Level-ID-Hierarchie) ergibt und die SMT-ID löscht Bit in jeden Kern. Eine einfachere Möglichkeit, diese Informationen zu interpretieren, besteht darin, dass das letzte Bit (Bitnummer 0) der x2APIC-ID in unserem Beispiel die SMT/Hyperthreading-Einheit in jedem Kern identifiziert. Das Vorrücken zu Unterblatt 1 (durch einen weiteren Aufruf von CPUID mit EAX=Bh und ECX=1) könnte beispielsweise 201h in ECX zurückgeben, was bedeutet, dass dies eine Core-Typ-Ebene ist, und 4 in EBX, da es 4 logische Prozessoren in der . gibt Paket; Der zurückgegebene EAX kann ein beliebiger Wert größer als 3 sein, da Bit Nummer 2 verwendet wird, um den Kern in der x2APIC-ID zu identifizieren. Beachten Sie, dass Bit Nummer 1 der x2APIC-ID in diesem Beispiel nicht verwendet wird. EAX, das auf dieser Ebene zurückgegeben wird, könnte jedoch durchaus 4 sein (und das ist bei einem Clarkdale Core i3 5x0) der Fall, da dies auch eine eindeutige ID auf Paketebene (=0 offensichtlich) ergibt, wenn die x2APIC-ID um 4 Bit verschoben wird. Schließlich fragen Sie sich vielleicht, was uns das EAX=4-Blatt sagen kann, was wir noch nicht herausgefunden haben. In EAX[31:26] gibt es die APIC-Maskenbits zurück, die für ein Paket reserviert sind ; das wäre in unserem Beispiel 111b, weil die Bits 0 bis 2 zum Identifizieren logischer Prozessoren innerhalb dieses Pakets verwendet werden, aber auch Bit 1 reserviert ist, obwohl es nicht als Teil des Identifizierungsschemas logischer Prozessoren verwendet wird. Mit anderen Worten, die APIC-IDs 0 bis 7 sind für das Paket reserviert, obwohl die Hälfte dieser Werte keinem logischen Prozessor zugeordnet ist.

Die Cache-Hierarchie des Prozessors wird durch Betrachten der Unterblätter von Blatt 4 untersucht. Die APIC-IDs werden auch in dieser Hierarchie verwendet, um Informationen darüber zu übermitteln, wie die verschiedenen Cache-Ebenen von den SMT-Einheiten und Kernen geteilt werden. Um unser Beispiel fortzusetzen, wird der L2-Cache, der von SMT-Einheiten desselben Kerns, aber nicht zwischen physischen Kernen auf dem Westmere geteilt wird, dadurch angezeigt, dass EAX[26:14] auf 1 gesetzt ist, während die Information, dass der L3-Cache geteilt wird durch das gesamte Paket wird angezeigt, indem diese Bits auf (mindestens) 111b gesetzt werden. Die Cache-Details, einschließlich Cache-Typ, Größe und Assoziativität, werden über die anderen Register auf Blatt 4 kommuniziert.

Beachten Sie, dass ältere Versionen der Intel App Note 485 einige irreführende Informationen enthalten, insbesondere in Bezug auf das Identifizieren und Zählen von Kernen in einem Mehrkernprozessor; Fehler aufgrund einer Fehlinterpretation dieser Informationen wurden sogar in den Microsoft-Beispielcode für die Verwendung von cpuid aufgenommen, sogar für die 2013-Edition von Visual Studio, und auch in die sandpile.org-Seite für CPUID, aber das Intel-Codebeispiel zum Identifizieren der Prozessortopologie hat die richtige Interpretation, und das aktuelle Intel Software Developer's Manual hat eine klarere Sprache. Der (Open Source) plattformübergreifende Produktionscode von Wildfire Games implementiert auch die korrekte Interpretation der Intel-Dokumentation.

Beispiele für die Topologieerkennung mit älteren Intel-Prozessoren (vor 2010), denen x2APIC fehlt (also das EAX=Bh-Blatt nicht implementieren), werden in einer Intel-Präsentation von 2010 vorgestellt. Beachten Sie, dass die Verwendung dieser älteren Erkennungsmethode auf 2010 und neueren Intel-Prozessoren die Anzahl der Kerne und logischen Prozessoren überschätzen kann, da die alte Erkennungsmethode davon ausgeht, dass es keine Lücken im APIC-ID-Bereich gibt, und diese Annahme wird von einigen neueren Prozessoren verletzt (beginnend mit der Core i3 5x0-Serie), aber auch diese neueren Prozessoren verfügen über einen x2APIC, sodass ihre Topologie mit der EAX=Bh-Leaf-Methode korrekt bestimmt werden kann.

EAX=6: Wärme- und Energiemanagement

Dies gibt Feature-Flags in EAX-, EBX-, ECX-Registern zurück.

EAX=7, ECX=0: Erweiterte Funktionen

Dies gibt erweiterte Feature-Flags in EBX, ECX und EDX zurück. Gibt den maximalen ECX-Wert für EAX=7 in EAX zurück.

EAX=7, ECX=1: Erweiterte Funktionen

Dies gibt erweiterte Feature-Flags in EAX zurück.

EAX=80000000h: Holen Sie sich die höchste implementierte erweiterte Funktion

Der höchste aufrufende Parameter wird in EAX zurückgegeben.

EAX=80000001h: Erweiterte Prozessorinformationen und Funktionsbits

Dies gibt erweiterte Feature-Flags in EDX und ECX zurück.

AMD-Feature-Flags sind wie folgt:

EAX=80000002h,80000003h,800000004h: Prozessormarke String

Diese geben die Prozessormarkenzeichenfolge in EAX, EBX, ECX und EDX zurück. CPUIDmuss mit jedem Parameter nacheinander ausgegeben werden, um die gesamte 48-Byte-Null-terminierte ASCII-Prozessormarkenzeichenfolge zu erhalten. Es ist zu prüfen , ob die Funktion in der CPU vorhanden ist , durch die Ausgabe CPUIDmit EAX = 80000000hersten und prüfen , ob der zurückgegebene Wert größer oder gleich 80000004h ist.

#include <cpuid.h>  // GCC-provided
#include <stdio.h>
#include <stdint.h>

int main(void) {
    uint32_t brand[12];

    if (!__get_cpuid_max(0x80000004, NULL)) {
        fprintf(stderr, "Feature not implemented.");
        return 2;
    }

    __get_cpuid(0x80000002, brand+0x0, brand+0x1, brand+0x2, brand+0x3);
    __get_cpuid(0x80000003, brand+0x4, brand+0x5, brand+0x6, brand+0x7);
    __get_cpuid(0x80000004, brand+0x8, brand+0x9, brand+0xa, brand+0xb);
    printf("Brand: %s\n", brand);
}

EAX=80000005h: L1-Cache- und TLB-Kennungen

Diese Funktion enthält die L1-Cache- und TLB-Eigenschaften des Prozessors.

EAX=80000006h: Erweiterte L2-Cache-Funktionen

Gibt Details des L2-Cache in ECX zurück, einschließlich der Zeilengröße in Bytes (Bits 07 - 00), der Art der Assoziativität (kodiert durch ein 4-Bit-Feld; Bits 15 - 12) und der Cache-Größe in KB (Bits 31 - 16) .

#include <cpuid.h>  // GCC-provided
#include <stdio.h>
#include <stdint.h>

int main(void) {
    uint32_t eax, ebx, ecx, edx;
    if (__get_cpuid(0x80000006, &eax, &ebx, &ecx, &edx)) {
        printf("Line size: %d B, Assoc. Type: %d; Cache Size: %d KB.\n", ecx & 0xff, (ecx >> 12) & 0x07, (ecx >> 16) & 0xffff);
        return 0;
    } else {
        fputs(stderr, "CPU does not support 0x80000006");
        return 2;
    }
}

EAX=80000007h: Informationen zur erweiterten Energieverwaltung

Diese Funktion bietet erweiterte Kennungen der Energieverwaltungsfunktionen. EDX-Bit 8 zeigt die Unterstützung für invariante TSC an.

EAX=80000008h: Virtuelle und physische Adressgrößen

Gibt die größten virtuellen und physischen Adressgrößen in EAX zurück.

• Bits 07-00: #Physische Adressbits.
• Bits 15-8: #Lineare Adressbits.
• Bits 31-16: Reserviert = 0.

Es könnte vom Hypervisor in einem virtuellen Maschinensystem verwendet werden, um die mit der virtuellen CPU möglichen physischen/virtuellen Adressgrößen zu melden.

EBX wird für Funktionen verwendet:

• Bit 0: CLZERO, Cache-Zeile mit Adresse in RAX löschen.
• Bit 4: RDPRU, MPERF oder APERF von Ring 3 lesen.
• Bit 8: MCOMMIT, Speichere in den Speicher übertragen. Für Memory Fencing und Abrufen von ECC-Fehlern.
• Bit 9: WBNOINVD, Zurückschreiben und Cache nicht ungültig machen.

ECX bietet Kernanzahl.

• Bits 07-00: #Physische Kerne minus eins.
• Bits 11-8: Reserviert = 0.
• Bits 15-12: #APIC-ID-Bits. 2 auf diese Potenz erhöht wäre die physische Kernzahl, solange sie nicht Null ist.
• Bits 17-16: Leistungszeitstempelzählergröße.
• Bits 31-18: Reserviert = 0.

EDX stellt in 31-16 spezifische Informationen für RDPRU (die maximal zulässige Registerkennung) bereit. Die aktuelle Nummer ab Zen 2 ist 1 für MPERF und APERF.

EAX=8FFFFFFFh: AMD-Osterei

Spezifisch für AMD K7- und K8-CPUs gibt dies die Zeichenfolge "IT'S HAMMER TIME" in EAX, EBX, ECX und EDX zurück, eine Referenz auf den MC-Hammer- Song U Can't Touch This .

CPUID-Nutzung von Hochsprachen

Inline-Montage

Diese Informationen sind auch in anderen Sprachen leicht zugänglich. Der folgende C-Code für gcc gibt beispielsweise die ersten fünf Werte aus, die von der CPU zurückgegeben werden:

#include <stdio.h>

/* This works on 32 and 64-bit systems. See [[Inline assembler#In actual compilers]] for hints on reading this code. */
int main()
{
  /* The four registers do not need to be initialized as the processor will write over it. */
  int infotype, a, b, c, d;

  for (infotype = 0; infotype < 5; infotype ++)
  {
    __asm__("cpuid"
            : "=a" (a), "=b" (b), "=c" (c), "=d" (d)   // The output variables. EAX -> a and vice versa.
            : "0" (infotype));                         // Put the infotype into EAX.
    printf ("InfoType %x\nEAX: %x\nEBX: %x\nECX: %x\nEDX: %x\n", infotype, a, b, c, d);
  }

  return 0;
}

In MSVC- und Borland/Embarcadero C-Compilern (bcc32) mit Inline-Assembly sind die Clobbering-Informationen implizit in den Anweisungen enthalten:

#include <stdio.h>
int main()
{
  unsigned int InfoType = 0;
  unsigned int a, b, c, d;
  __asm {
    /* Do the call. */
    mov EAX, InfoType;
    cpuid;
    /* Save results. */
    mov a, EAX;
    mov b, EBX;
    mov c, ECX;
    mov d, EDX;
  }
  printf ("InfoType %x\nEAX: %x\nEBX: %x\nECX: %x\nEDX: %x\n", InfoType, a, b, c, d);
  return 0;
}

Wenn eine der Versionen in einfacher Assemblersprache geschrieben wurde, muss der Programmierer die Ergebnisse von EAX, EBX, ECX und EDX manuell speichern, wenn er die Werte weiterhin verwenden möchte.

Wrapper-Funktionen

GCC bietet auch einen Header, der <cpuid.h>auf Systemen mit CPUID aufgerufen wird. Das __cpuidist ein Makro, das auf Inline-Assembly erweitert wird. Typische Verwendung wäre:

#include <cpuid.h>
#include <stdio.h>

int
main (void)
{
  int a, b, c, d;
  __cpuid (0 /* vendor string */, a, b, c, d);
  printf ("EAX: %x\nEBX: %x\nECX: %x\nEDX: %x\n", a, b, c, d);
  return 0;
}

Wenn man jedoch eine erweiterte Funktion anforderte, die auf dieser CPU nicht vorhanden ist, würden sie es nicht bemerken und könnten zufällige, unerwartete Ergebnisse erhalten. Eine sicherere Version wird auch in bereitgestellt <cpuid.h>. Es prüft auf erweiterte Funktionen und führt einige weitere Sicherheitsüberprüfungen durch. Die Ausgabewerte werden nicht über referenzähnliche Makroparameter übergeben, sondern über konventionellere Zeiger.

#include <cpuid.h>
#include <stdio.h>

int
main (void)
{
  int a, b, c, d;
  if (!__get_cpuid (0x81234567 /* nonexistent, but assume it exists */, &a, &b, &c, &d))
    {
      fprintf (stderr, "Warning: CPUID request 0x81234567 not valid!\n");
    }
  printf("EAX: %x\nEBX: %x\nECX: %x\nEDX: %x\n", a, b, c, d);
  return 0;
}

Beachten Sie die kaufmännischen Und-Zeichen in &a, &b, &c, &dund die Bedingung. Wenn der __get_cpuidAufruf eine korrekte Anforderung erhält, wird ein Wert ungleich Null zurückgegeben, wenn er fehlschlägt, Null.

Der Microsoft Visual C-Compiler verfügt über eine integrierte Funktion, __cpuid()sodass die cpuid-Anweisung ohne Inline-Assembly eingebettet werden kann, was praktisch ist, da die x86-64-Version von MSVC Inline-Assembly überhaupt nicht zulässt. Das gleiche Programm für MSVC wäre:

#include <iostream>
#include <intrin.h>

int main()
{
  int cpuInfo[4];

  for (int a = 0; a < 4; a++)
  {
    __cpuid(cpuInfo, a);
    std::cout << "The code " << a << " gives " << cpuInfo[0] << ", " << cpuInfo[1] << ", " << cpuInfo[2] << ", " << cpuInfo[3] << '\n';
  }

  return 0;
}

Viele interpretierte oder kompilierte Skriptsprachen können CPUID über eine FFI- Bibliothek verwenden. Eine solche Implementierung zeigt die Verwendung des Ruby-FFI-Moduls, um eine Assemblersprache auszuführen, die den CPUID-Opcode enthält.

CPU-spezifische Informationen außerhalb von x86

Einige der Nicht-x86-CPU-Architekturen bieten auch bestimmte Formen strukturierter Informationen über die Fähigkeiten des Prozessors, üblicherweise als Satz spezieller Register:

• ARM-Architekturen verfügen über ein CPUIDCoprozessorregister, das für den Zugriff EL1 oder höher erfordert.
• Die IBM System z- Mainframe-Prozessoren verfügen seit dem IBM 4381 von 1983 über einen Store CPU ID ( STIDP) -Befehl zum Abfragen der Prozessor-ID.
• Die IBM System z- Mainframe-Prozessoren verfügen außerdem über eine Anweisung Store Facilities List Extended ( STFLE), die die installierten Hardwarefunktionen auflistet.
• Die MIPS32/64- Architektur definiert eine obligatorische Prozessoridentifikation ( PrId) und eine Reihe von verketteten Konfigurationsregistern .
• Der PowerPC- Prozessor verfügt über das schreibgeschützte 32-Bit- Prozessorversionsregister ( PVR), das das verwendete Prozessormodell identifiziert. Die Anweisung erfordert eine Supervisor-Zugriffsebene.

DSP- und transputerartige Chipfamilien haben die Anweisung in keiner merklichen Weise aufgegriffen, obwohl sie (relativ gesehen) so viele Variationen im Design haben. Es könnten alternative Wege der Siliziumidentifikation vorhanden sein; DSPs von Texas Instruments enthalten beispielsweise einen speicherbasierten Registersatz für jede Funktionseinheit, der mit Identifikatoren beginnt, die den Einheitentyp und das Modell, ihre ASIC- Designrevision und die in der Designphase ausgewählten Funktionen bestimmen , und sich mit einheitenspezifischen Steuerungen und Daten fortsetzt registriert. Der Zugriff auf diese Bereiche wird durchgeführt, indem einfach die vorhandenen Lade- und Speicherbefehle verwendet werden; somit besteht für solche Geräte keine Notwendigkeit, den Registersatz für Geräteidentifikationszwecke zu erweitern.

Siehe auch

• CPU-Z , ein Windows-Dienstprogramm, das verwendet CPUID, um verschiedene Systemeinstellungen zu identifizieren
• Spectre (Sicherheitslücke)
• Spekulative Ladenumgehung (SSB)
• /proc/cpuinfo , eine von bestimmten Systemen generierte Textdatei, die einige der CPUID-Informationen enthält

Verweise

Weiterlesen

• "AMD64 Technology Indirect Branch Control Extension" (PDF) (Whitepaper). Überarbeitung 4.10.18. Advanced Micro Devices, Inc. (AMD). 2018. Archiviert (PDF) vom Original am 09.05.2018 . Abgerufen 2018-05-09 .

Externe Links

• Intel Processor Identification and the CPUID Instruction (Application Note 485), letzte veröffentlichte Version. Angeblich im Jahr 2013 in das Intel® 64- und IA-32-Architekturen-Software-Entwicklerhandbuch aufgenommen worden , aber ab Juli 2014 weist das Handbuch den Leser immer noch auf die Anmerkung 485 hin.
  • Enthält einige Informationen, die jedoch leicht fehlinterpretiert werden können und wurden , insbesondere in Bezug auf die Identifizierung der Prozessortopologie .
  • Die großen Intel-Handbücher hinken tendenziell hinter dem Intel ISA-Dokument zurück, das oben auf dieser Seite verfügbar ist , das auch für noch nicht öffentlich verfügbare Prozessoren aktualisiert wird und daher normalerweise mehr CPUID-Bits enthält. Zum Beispiel dokumentiert das ISA-Buch (in Revision 19, datiert Mai 2014) zum Zeitpunkt dieses Schreibens das CLFLUSHOPT-Bit in Blatt 7, aber die großen Handbücher, obwohl anscheinend aktueller (in Revision 51, datiert Juni 2014) erwähne es nicht.
• AMD64 Architecture Programmer's Manual, Band 3: Allzweck- und Systemanweisungen
• cpuid.exe, ein Open-Source-Befehlszeilentool für Windows, verfügbar in SysTools.zip . Beispiel: cpuid -v zeigt den Wert jedes CPUID-Feature-Flags an.
• instlatx64 - Sammlung von x86/x64 Instruction Latency, Memory Latency und CPUID Dumps